### (19) []本国特許庁(JP)

## (12) 公開特許公報(A

# (II)特許出願公開番号 特開平4-267563

(43)公開日 平成4年(1992)9月24日

(51) Int.Cl.<sup>6</sup>

識別配号 庁内整理番号

\_\_\_\_

HO1L 29/784

技術表示箇所

01

H01L 29/78

311 H

#### 案査請求 有 請求項の数7(全 7 頁)

(21) 出網承長

**徐樹平3-5079** 

W-0 0 44 (1001) 0 B00

(71) 出顧人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半


導体エネルギー研究所内

#### (54) 【発明の名称】 薄膜半導体装置およびその製法

## (57) 【更約】

【目的】 木発明は、信頼性、電気的特性に優れた薄膜 絶縁ゲイト型電界効果トランジスタを提供することを特 敬とする。

【構成】 純緑性塩塩上に敷けられた無原総線がイト型 電界効果トランジスタ(下下)であり、ソース203 とドレイン204の間にゲイト電極に以たられる電圧に よって形成されるデャネル環線205年はゲリース保破 とデャネル環線のみを移動度の大きな半導体材料で構成 させ、他の部分、例えば、デャネル形成策域の下の部分 は移動度の小さな半導体材料で構成されている半導体接 版。



【特許請求の鮮朋】

【請求項 I】 総齢ゲイト型電界効果率で、チャネル形 広策域は非単結配半導体上に形成された多結區半導体 あり、ソースもしくはドレイン領域の少なくも一方は、 その底面が前面チャネル領域の底面より下に位置し、多 結晶半導体から形成されていることを特徴とする半導体 を置。

【謝求項2】 請求項1において、チャネル形成領域の下 部の非単結品半導体は、非結晶半導体であることを特徴 とする半導体装置。

【請求項3】請求項1において該半導体装置は単結晶半 導体基板上に形成されたことを特徴とする。

[開東現4] 非単結晶半導外限を形成する工程と、 読井 単結晶半導外間の表面を単結晶もしくは多結晶化する工 程と、ゲイト約齢酸となるべき熱燥調を形成する工程 と、試験操撃上に半導体披腹を選択に形成してがイト 機艦とする工程と、 該ゲイト機能をマスクとして、 該ゲ イト電極および鉄外単約晶半導体層のゲイト電極の下部 を除いた部分率単結晶としては多結晶化する工程とを有 する半導体機関の作数方法。

[前京項5] 請求項4において、非単結品半導体層の単 結晶もしくは多結晶化はレーザーもしくはそれと同等な 越光の限射によってなされることを特徴とする半導体装 置の作販方法。

【開京項 6】 非単結晶半導体限を形成する工程と、該非 単結晶半導体層の表面を第1のレーザー光もしくは同等 な強分の間数によって単結晶としくは多種品化する工程 と、ゲイト製設調となって参配設理を形成する工程と 競記業限上に半導体被調を選択的に形成してゲイト電館 まする工程と、該ゲイト電機を選択的に形成してゲイト電 が一光もしくは同等な強化よりも該長の長い第2のレーザー光もしくは同等な強化よりも該長の長い第2のレーザー光もしくは同等な強化と関射することによって該 ゲイト電極および該非単結晶半導体層のゲイト電極の下 都を除いた個分を単結晶もしくは多結晶化する工程とを オする半導体基礎の作数方法。

【樹求項?】 翻求項6において第1のレーザー光もしく は同をな強光は蝦外線であり、第2のレーザー光もしく は同等な強光は可視光線もしくは赤外線であることを特 復生する半導体装置の作製方法。

【発明の詳細な説明】

[0001]

[産業上の利用分野] 本発明は緯膜型電界効果半導体装置、いわゆるTFTの構造および作製方法に関する。TFTは、高集観化半導体装置(超LSI)や液晶ディスプレイ駆動装置等に用いられる。

[0002]

【従来の技術】 TFTはこれまで様々な構造のものや作 製方法が握案されてきた。その基本構造を図」に示す。 これはコプラナー型と言われるもので、絶縁性の基板1 0 1の上に半導体図 10 2 が殴けられる。TFTの動作 50 単結島あるいは多結晶性の半導体とし、その他の部分を

が高速性を要求される場合には単結局半導体もしくは多 総品半導体が用いられる。適常の発験ゲイト型半導体数 能し削減に下減物をドーブして導電性を高めたソース領 域103とドレイン領域104がゲイト電報106をマ えかとして、いわゆるセルフアライン方式によって形成 信域105が形成される。そして、妻子全体を通って順 耐能機関107が形成される。そして、妻子全体を通って順 形を機関107が形成される。そして、妻子全体を通って順 が最終期109が形成される。一般とソース環域108、ドレ ドマイ 知識の際さは、半導体第102の現まさと所じ か、それ以下というのが通常で、特にゲイト発験製造券 の半導体層と起降基板近衡の半導体層とては特に動品性 が異なるように設計されるとは特になかった。

【0003】一数セドドイは結晶性のよくない取結晶と しては多結晶半導体層をチャネル形成原域を含む半導体 個域と使用し、図1 に示される選常の構造のドドで は、半導体層102には、欠陥が多く、そのためこれら の欠陥に返回する動作へ良が多く死生する。その典型的 大型金としてはスローリーク現象が挙げられる。

【0004】これは本来ならば、図3(B)に示されるように、チャネルの形成されるはずのないゲイト電圧条件下、すなわち、しきい値報圧(Vth)以下の条件のもとでも図3(A)のようにドレイン電流(Id)とゲイト電圧(Vg)との関係がなだらかな曲線を指していまうことである。このとき、すなわち、ゲイト電圧がVth以下の場合でもシース、ドレイン関に電流が流れ、実質的にゲイト電圧によってドレイン保液を倒奪することが不能となる。このときVth以下のゲイト電圧で自然に流れる機械をバンチスルー電流という。

【0005】 このパンチスルー電流はチャネルを振えり もかなり様い温端に持ってソース、ドレイン間を使れて いる。したがって、この温熱の低抗を上げでやればパン チスルー電流を抑制することができる。しかしながら、 そのような構造を有する実施可能なTFTは、これまで 権勢されていたかった。

[0006]

【発明の解決する課題】本発明は上紀に示す如きスロー リーク等の問題点のないようにTFTの構造を改良する 40 こと、およびその作製方法を示すことを目的とする。

[0007]

【課題を解決しようとする手段】本売明によるTFTは 図 2ドその基本的な構造が示される。TFTの主要な需 並は従来のものほぼ同じてあるが、従来の下下が一 様に単結晶化あるいは多結晶化した半導体圏102を用 いていたのに対し、末毎明では図2に示すように、半導 体層 202の結合化皮を順下によって異ならせる。すな わち、A-A'-B-B'-C-C'で示される領域よ り上の複数をキャリヤーを動度の大きい。熱血性の部分を は結晶あるかにな多類に存むし、その他の部分を それよりも比較的移動度の小さい非結晶質、あるいはマ イクロクリスタル、あるいはアモルファス、あるいはセ ミアモルファスと呼ばれるような半導体材料で構成す

[0008] しかも、この構造において注目すべきこと は、チャネル形成領域となりうる比較的強い領域を選択 的に結晶化させたことであり、この結果、スローリーク 現象は著しく改善されうる。なぜならば、スローリーク 現象のもととなるパンチスル一電流はゲイト絶縁膜より 深い部分を流れるのであるが、図2で示される構造では 10 その部分は抵抗の高い材料で構成されているため深い部 分のスローリーク電流は極めて少なく、相対的にチャネ ル形成領域で制御できる電流が多くなるからである。こ のようにして、図3 (B) で示されるような特性のTF Tを得ることができる。

【0009】 図2では明確に示されていないが、ソース 領域2035よびドレイン領域204を構成する半導体 部分と、チャネル形成領域205を構成する半導体部分 は必ずしも同時に作製される必要はなく、また、同一の 結晶性を有する必要もない。例えば、チャネル形成領域 20 部分の半導体材料は実質的に単結晶質のもので、ソース 領域およびドレイン領域を形成する部分の半導体材料は 多結晶質のものであっても構わない。さらに、本発明は 上記の如き、ソース領域、ドレイン領域、チャネル形成 領域を構成する結晶性がよく移動度の大きな材料と、そ の他の部分の半導体材料とを、絶対的に特定するもので はない。本発明の技術思想の1つは、チャネル形成領域 の下部に存在する半導体層の抵抗をチャネル形成領域に 比して大きくせしめることであるから、移動皮の相対的 な大小が問題となる。

[0010] したがって、例えば、ソース、ドレインお よびチャネル形成領域を実質的に単結晶の材料で構成 し、その他の領域をそれより移動度の小さな、粒径が1 0~100nmの多結晶の材料で構成することも可能で ある。また、ソース、ドレインおよびチャネル形成領域 を粒径1~10nmのマイクロクリスタルもしくはセミ アモルファス材料で構成し、その他の領域をそれより移 動度の小さなアモルファス材料で構成することも可能で ある.

[0011] 本発明の目的とする構造を有するTFT 40 は、何えば以下のようにして作製される。まず、従来の ように、基板401上に半導体の被膜402が選択的に 形成される。この半導体被膜402は、後にソース、ド レインおよびチャネル形成領域以外の領域の半導体材料 となるため、後に形成されるソース、ドレインおよびチ ャネル形成領域よりも移動度の小さな材料で構成される 必要がある。こうして図4 (A) を得る。

【0012】次に、例えばレーザーアニールやフラッシ ュランプアニール等の方法によって半導体被膜402の きな領域402aを形成する。こうして図4(B)を得

【0013】さらに、ゲイト絶縁膜となりうる薄い絶縁 膜を半導体層の表面に形成し、その上にアルミニウム、 モリプテン、タングステン等の金属もしくは珪素、ゲル マニウム、ガリウムヒソ等の半導体材料、あるいはそれ らの多層積層物もしくはそれらの合金によってゲイト電 極106を形成する。こうして作製されたゲイト電極 は、後のイオン往入あるいはアニールの工程によってダ メージを受ける可能性があるため、必要によってその上 にレジスト等の保護膜を形成する。こうして図4 (C)

[0014] そして、例えばイオン注入法によって、ゲ イト電極をマスクとして、自己整合的に、半導体層40 2 a およびその下地の半導体領域に不純物イオンを注入 し、後にソース領域およびドレイン領域となるべき不能 物領域403と404を形成する。不純物イオンの往入 工程によって、多くの場合、ゲイト電極の下以外の半導 体領域402aは非結晶化し、再び、移動度の小さな状 態となっている。こうして、図4 (D) を得る。

【0015】次に、例えばレーザーアニールやフラッシ ュランプアニール等の方法によって半導体被膜4028 およびその下の半藁体層402をゲイト電極をマスクと して単結晶化あるいは多結晶化させ、移動度の大きな領 域402bを作製する。このとき、最初の結晶化工程に よって得られる移動度の大きな領域4028よりも、今 回の結晶化工程によって得られる移動度の大きな領域4 02 bの方がより深くまで形成されることが必要であ る。しかしながら、イオン注入等によって注入された不 紡物イオンの分布と移動度の大きな半導体部分の分布の 位置関係について何ら飼約はなく、不純物イオンが図4 のように、結晶化し、移動度が大きくなった部分よりも 浅い位置に存在しても、また、その逆であっても構わな い。こうして、図4 (E) が得られる。

【0016】最後に従来と同様に層間絶縁闘407とソ 一ス電極408およびドレイン電極409を形成して、 TFTが作製される。こうして、図4 (F) が得られ

【0017】以上の作製方法では、2段階のアニール方 法に注意しなければならない。上述のように、アニール によって移動度の大きな領域を2種類作製するために、 アニールの時間を変えることやレーザーアニールの場合 にはレーザー光の波長を変えること、もしくはレーザー パルスの幅を変えることが必要となる。アニールの方法 も、通常の熱アニールでは、粧晶成長が等方的に進行 し、実質的に深さ方向の制御が不可能であるため望まし くない。しかしながら、ラピッド・サーマル・アニール (RTA) 法は、用いることができる。

[0018] レーザーアニールの場合、用いられるレー 表面近傍を多結晶化あるいは単結晶化させ、移動度の大 50 ザーの種類としては、エキシマーレーザー、YAGレー ザー、アルゴンイオンレーザー、炭酸ガスれーざー等が 挙げられるが、例えば、1回目のレーザーアニールでは 建業等の単準が料ド対する変収長が超収しまትシマーレ ーザー光を用いて、波面から5~100nmの比較的线 い衝域の結晶化を行い、2回目のレーザーアニールでは 光を用い、表面から50~100nmの比較的接い 光を用い、表面から50~100nmの比較的接い部 分まで結晶化をおこなうという方法によって、本発明の 要求する形状を有する参加度の大きな半導体の領域を作 繋することができる。

[0019]

【笑施例】(実施例1) 本発明の実施例を図5に示す。 グロー放電プラズマCVD法によって、否英基板501 上に水本化プトスを上がフスをは表しまって、否英基板501 上に水本化プトルフスとは本検数を形成し、14を選択 的に除去して、厚さ100~1000mm、例えば20 01mのサ等体校額502を得た。原理においては数学 増体被側中の数集成学の数は、1立方にmあたり10の 19乗程以下、望ましくは10の17乗組以下にした。 正れは、後のレーザーアニールの工程において、多転店 生業の盤別に提展がデンサポロしを制造の低下をおね ことを選付るためである。さらに、この被順にホウソイ オンを1平方にmあたり10の10乗縮から10の11 未個性人人た。こうして図5(4)を得た。

[0020] さらに、半導体被膜502の表面にグロー 放電プラズマCVD法もしくは光CVD法によって、厚 さ10~100nm、例えば50nmの酸化珪素被購も しくは窒化珪素510を形成した。そして、それらを1 0の-6乗torr以下に排気された高真空チャンパー 中に置き、1パルスあたりのエネルギー密度が10~5 00mJ/平方cm、例えば100mJ/平方cmのK 30 rFエキシマーレーザー (波長248 nm、パルス幅1 Onm) 光を照射して結晶化させ、多結晶層 5 0 2 a を 得た。このときの結晶化の深さは約30 nmであり、結 品の粒径は10~50nmの多結晶であった。また、こ の領域は先に注入したホウソイオンの存在によってp型 半導体となったものと考えられた。さらに、同じ方法で 作製したこの半導体の移動度としては、ホール移動度で 10~30cm2/V·sec、電子移動度では20~ 500cm2 / V·secが得られた。こうして図 5 (B) を得た。

[0021] その後、先に形成した盤化性素もしくは空 方法 化建素組蔵を除去し、その後に新たに、同様な方法ある いは熱糖化法によってゲイト絶縁減2たな5度さ10~3 の nm、例えば15 nmの酸化珪素被莨511を形成 し、さ5に、全体にアルミニウム被膜をスパッタリング 法もしては2定蔬菜は、あるいは有量金属CVD法等の 公知の成膜技術を用いて厚さ100~100 nm、例 えば300 nm形成し、これを選択的に除去して幅20 の nm~10 μm、例えば1 μmのゲイト電橋506を 形成した、このとき、接ゲイト電標上にはそのエッテン がある。

グ工程で使用したフォトレジスト512 (厚さ約2μm) をそのまま残骸せしめた。またゲイト発験駅には100pm程度のフッソを指加したが、これはゲイト絶縁的ボットエレクトロン等によって損傷するのを防ぐためである。こうして、図5(C)を得た。

- [0022] 次に、イオン社入法によって、リンイオン を1平方にmあたり10の15乗量から10の17乗量 住入した。しかしながら、レジストとゲイト電極の存在 によって、ゲイト電極の下部のチャネル形成領域にはイ カーンは注入されたい、こうして、関5(D)に表される ごとく、ソース(となるべき領域)503とドレイン (となるべき領域)504、およびチャネル形成領域5 05を得た。

【0023】さらに、これにパワー樹度1~1000k

ルゴンイオンレーザーによってレーザーアニールをおこ
ない、ゲイト機能をマカクとしてソース保険およびドレイン銀域を含む領域502bを輸品化せしめた。このときの機域502の深さはレーザーのパルスの数および出力によって少し受化させることが可能であった。また、このときのレーザーアニールによって残量していまいで、このとのとサーザーアニールによって残量していまいない。そのために下地のゲイト機能には大きな影響はなかった。こうして、関5(E)を移た。

【0024】最後にグロー放電プラズマCVD技等の成 腹方拡差用いて、厚さ0.5~3 mm、例えば1 μmの 酸化虫素を置か507を形成し、これに穴を形成し、さら に、アルミニウム被脈を選択的に形成してソースおよび ドレイン電視508、509を形成した。こうして図5 (ア)を名を、

【0025】 本実施例ではアルミ・ゲイト・セルフアラ インタイプMOSFETが得られたが、ゲイト電極を被 圧CVD法によって得られる多結晶珪素にすることによ ってシリコンゲイト・セルフアラインタイプMOSFE Tが得られる。また、本実施例でのアルミニウムのかわ カヒアルミニウムと政業の合金や、モリブテン、タング ステンの金属、あるいはそれらを含む合金を用いても同 様な構造の素子を得ることができる。特に、本実施例で 示した方法で、ゲイト絶縁膜形成に熱酸化法を用いない 方法であれば、そのプロセス最高温度は300度C以下 であり、さらに150度C以下の低温化も可能なため、 耐熱性のない液晶材料や他の有機機能性材料との組合せ が極めて容易となる。また、ゲイト絶縁膜形成に熱酸化 法を用いたとしても、それ以後のプロセス最高温度は3 00度C以下に抑えられるから、実施例に示したように アルミニウム・ゲイト電極を形成することも可能であ る。したがって、他の部分の配線に使用するアルミニウ ム被膜の一部を使用してゲイト電極とすることも可能で

【0026】(実施例2)図6にしたがって、本発明に よるTFTとモノリシック半導体集積回路とを組み合わ

せた例を示す。図5 (A) は、p型単結結業等601上 のフィールド散場物607に関まれた領域に形成された こつの能能が1 知覚解分散トランジスタ (PET)を 示し、602~604はn型の半導体領域であり、ソー スもしくはドレイン領域として機能する。さらに、60 5と606は多数結晶集勢からなグゲー報能である。

[0027] 図6(B) は、図6(A)で示される半導体報便の上に用筒能離膜608を平坦に形成し、さらにその上に井原明によるTFTを形成し、電界効果トランジス分別の色線をおこなったものを示す。すなわち、図において609は11型の半導体層であり、610~612は酸半線体層上に形成されたり型の半導体傾域であり、これはソースもしくドレインとして観動する。さらに613と614以近チャル作域であり、その上にはゲイト電極615と616が形成されている。

【0028】 単結基半率体基値上に設けられた電別効果トランジスタのゲイト電極にかかる電圧によってその上に形成された下下すが高って設作しないようにデャネル 20 形成銀鉱613と614はゲイト電域605と606と 型ならないように形成されている。また、このようた形成することによって、ゲイト電極616との型半導体領域を03、およびゲイト電極616との型半導体領域と010万下に存在するからである。また、ゲイト電極616に1型半導体領域610万下に存在するからである。また、ゲイト電極616に1型半導体領域6110万下に存在するからである。また、ゲイト電極616に2単準体領域6110万下に存在するからである。また、ゲイト電極616をアレミアウムで形成する場合にはこれらの配線とゲイト電極616とと

【0029】 図6(C)は、図6(B)で示される半導 体装置の回頻関を示す。この回路はいわゆる完全CMO S型SRAMで記憶業子部がた用いられる回路である。 本実施例では、FETにはNMOS、TFTにはPMO Sを用いたが、TFTではホール参動度を大きくすることは難しいので、実施例とは逆下FETにはPMOS、 TFTにはNMOSを用いることによって、双分の移動 度を平均させることによって数度の特性を向けさせても いい。

[0030]

【発明の効果】 本発明によって、スローリークの問題を

**解決した信頼性の高いTFTを量産することが可能とな** った。本発明の実施例では、珪素を半導体材料として用 いた場合について述べたが、ガリウムヒソやガリウムリ ン、シリコンゲルマニウム合金等の化合物半導体あるい はゲルマニウム単体を用いてもよい。さらに、実施例2 で指摘したように、本発明によるTFTを単結晶半導体 基板上に形成された、いわゆるモノリシック半導体集積 回路とを組み合わせて、3次元集積回路を作裂すること も可能である。特にモノリシック半導体集積回路との観 合せにおいては、高移動度半導体とともに、スローリー ク等が発生しないTFTが要求される。本発明によるT FTはスローリークは極めて抑制され、しきい値離圧で の電流の立ち上がりの優れたものであるため、この目的 にかなっている。さらに、その中でもSRAM#子とし てこれを利用せんとすれば、消費電力を減らすためにゲ イト電極に磐圧がかかっていない、もしくは逆の電圧が かかっているときのドレイン電流が著しく小さいものが 要求されるが、本発明のTFTは特にこの目的には適し ている.

20 【図面の簡単な説明】

【図 1】 従来の例を示す。

【図2】本発明の1例を示す。

【図4】本発明の構成を作製するための例を示したもの である。

【図5】本発明の実施例の構成を示す。

【図6】本発明と従来の半導体集積回路を組み合わせた 例を示す。

【符号の説明】 101・・・基板

101・・・ 去板 102・・・ 半導体被膜

103・・・ソース領域

104・・・ドレイン領域

105・・・チャネル形成領域 106・・・ゲイト関係

107・・・層間絶縁膜

40 108・・・ソース電極

109・・・ドレイン電極

(i)

